Мови опису апаратних засобiв (VHDL)
Лекции
- Языки описания аппаратуры. Модели цифровых устройств.
- Типы данных
- Операторы
- Параллельные и последовательные операторы
- Последовательностная логика
- Компиляция и моделирование VHDL-кода
- Модели управляющих автоматов
- Структурные модели.
- Оператор generate
- Атрибуты
- Подпрограммы
- Функции разрешения
- Тип доступа и файлы. Пакет Textio
Лабораторные работы
5. Задание 5Лабораторная работа №1
Дополнительные материалы, gif:
- Создание нового рабочего пространства и проекта
- Создание исходного HDL-файла с помощью шаблона
- Создание исходного пустого HDL-файла, вариант 1
- Создание пустого файла HDL-файла, вариант 2
- Компиляция
- Инициализация моделирования
- Создание тестовых наборов через стимуляторы
- Моделирование, рестарт, моделирование
- Моделирования через TestBench
- Моделирование через Macro-файл
Дополнительные материалы, gif:
- Инициализация входных наборов(Stimulator Waveform)
- Запуск моделирования
- Инициализация моделирования через TestBench
- Создание нового проекта в Xilinx ISE
- Создание USF-файла
Лабораторная работа №4
Лабораторная работа №5
Тестовые вопросы
Часть 1
- Введение в дисциплину
- Лексические элементы языка VHDL
- Типы данных
- Логические элементы.
- Операторы
- Транспортная и инерционная задержки (ч1)
- Транспортная и инерционная задержки (ч2)
- Структурные модели
- Ассоциации портов
- Generic
- Атрибуты массивов
- Аlias и assert
- Подпрограммы.
- Сигналы разрешения
- Защищенные сигналы , Определ. польз. атрибуты(не будет)
- Тип доступа и файлы
- Пакет TEXTIO